适用了 20 余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看，7nm 就是硅材料芯片的物理极限。不过据外媒报导，劳伦斯伯克利国家实验室的一个团队打破了物理极限，采用碳纳米管复合材料将现有最精尖的电晶体制程从 14nm 缩减到了1nm。那么，为何说 7nm 就是硅材料芯片的物理极限，碳纳米管复合材料又是怎么一回事呢？

　　XX nm 的制程技术是什么概念？

　　芯片的制程通常以 90nm、65nm、40nm、28nm、22nm、14nm 来表示，比如 Intel 最新的六代酷睿系列 CPU就采用Intel自家的 14nm 制程。现在的 CPU 整合了以亿为单位的电晶体，这种电晶体由源极（source）、汲极（drain）和位于他们之间的闸极（gate）所组成，电流从源极流入汲极，闸极则起到控制电流通断的作用。

　　而所谓的 XX nm 其实指的是，CPU的上形成的互补氧化物金属半导体场效应电晶体闸极的宽度，也被称为闸长。

　　闸长越短，则可以在相同尺寸的矽片上集成更多的电晶体——Intel曾经宣称将闸长从130nm减小到90nm时，电晶体所占得面积将减小一半；在芯片电晶体整合度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。

　　闸长可以分为光刻闸长和实际闸长，光刻闸长则是由光刻技术所决定的。由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤，因此会导致光刻闸长和实际闸长不一致的情况。另外，同样的制程技术下，实际闸长也会不一样，比如虽然三星也推出了 14nm 制程芯片，但其芯片的实际闸长和 Intel 的 14nm 制程芯片的实际闸长依然有一定差距。

　　为什么说 7nm 是物理极限？

　　之前解释了缩短电晶体闸极的长度可以使 CPU 整合更多的电晶体或者有效减少电晶体的面积和功耗，并削减CPU 的矽片成本。正是因此，CPU生产厂商不遗余力地减小电晶体闸极宽度，以提高在单位面积上所集成的电晶体数量。不过这种做法也会使电子移动的距离缩短，容易导致电晶体内部电子自发通过电晶体通道的矽底板进行的从负极流向正极的运动，也就是漏电。

　　而且随着芯片中电晶体数量增加，原本仅数个原子层厚的二氧化矽绝缘层会变得更薄进而导致泄漏更多电子，随后泄漏的电流又增加了芯片额外的功耗。

　　为了解决漏电问题，Intel、IBM 等公司可谓八仙过海，各显神通。比如 Intel 在其制程中融合了高介电薄膜和金属门集成电路以解决漏电问题；IBM 开发出 SOI 技术——在在源极和汲极埋下一层强电介质膜来解决漏电问题；此外，还有鳍式场效电晶体技术——借由增加绝缘层的表面积来增加电容值，降低漏电流以达到防止发生电子跃迁的目的……

　　上述做法在闸长大于 7nm 的时候一定程度上能有效解决漏电问题。不过，在采用现有芯片材料的基础上，电晶体闸长一旦低于 7nm，电晶体中的电子就很容易产生隧穿效应，为芯片的制造带来巨大的挑战。针对这一问题，寻找新的材料来替代矽制作 7nm 以下的电晶体则是一个有效的解决之法。

　　1nm 制程电晶体还处于处于实验室阶段

　　碳纳米管和近年来非常火热的石墨烯有一定关系，零维富勒烯、一维碳纳米管、二维石墨烯都属于碳纳米材料家族，并且彼此之间满足一定条件后可以在形式上转化。碳纳米管是一种具有特殊结构的一维材料，它的径向尺寸可达到纳米级，轴向尺寸为微米级，管的两端一般都封口，因此它有很大的强度，同时巨大的长径比有望使其制作成韧性极好的碳纤维。

　　碳纳米管和石墨烯在电学和力学等方面有着相似的性质，j2直播，有较好的导电性、力学性能和导热性，这使碳纳米管复合材料在超级电容器、太阳能电池、显示器、生物检测、燃料电池等方面有着良好的应用前景。

　　此外，掺杂一些改性剂的碳纳米管复合材料也受到人们的广泛关注，例如在石墨烯/碳纳米管复合电极上添加 CdTe 量子点制作光电开关、掺杂金属颗粒制作场致发射设备。本次外媒报导的劳伦斯伯克利国家实验室将现有最精尖的电晶体制程从 14nm 缩减到了 1nm，其电晶体就是由碳纳米管掺杂二硫化钼制作而成。不过这一技术成果仅仅处于实验室技术突破的阶段，目前还没有商业化量产的能力。至于该项技术将来是否会成为主流商用技术，还有待时间检验。

　　技术进步并不一定带来商业利益