我们的包云岗老师在人生中的早期似乎显得有点默默无闻，虽然这种“默默无闻”也已经足以让我等学渣服服帖帖的献上自己的膝盖。

　　包老师在2003年获得了南京大学理学学士学位，并进入中科院计算所进行硕士和博士的学习。从公开记录上看，直到硕士为止，包老师的学习生涯都显得有些波澜不惊。不过从博士开始，十余年的积累开始集中爆发。

　　读博期间，包老师带领小组设计了具有独特优势的访存监控系统，为斯坦福大学、EPFL、清华大学、华为、韩国Hynix等十几个机构提供超过2TB的访存踪迹数据；提出了基于路划分的DMA Cache技术，2014年英特尔才在期高端处理器Xeon芯片中使用了相同的技术路线，要知道包老师可是08年就已经博士毕业了啊；在普林斯顿大学开展博士后研究，发布多核基准测试集PARSEC 3.0版本，被三大体系结构国际顶级会议上70%以上的论文使用；提出软件定义服务器新架构PARD (ASPLOS'15)……

　　等会，我知道大家现在可能都是一脸懵逼：访存是什么鬼？路划分是什么鬼？DMA又是什么鬼？实际上，这都是包老师的研究项目：计算机体系结构的研究内容，这项学科的目的就是想尽一切办法用改进硬件结构和软件结构的手段提高计算机的运行效率。

　　对计算机有些了解的同学可能就纳闷了。

　　计算机结构不是很简单吗？主板上面插个CPU，插个内存，再插个硬盘就能开机了，实在想玩游戏再买个好点的独立显卡，装个操作系统，跑的不知道多欢实呀，而且现在CPU运算这么快，j2直播，哪怕看起来超级复杂的算式刷刷两下就算出来了，还怕运行效率不高？

　　然而事实上与大家想象的相反，正是因为CPU的速度越来越快，已经远远超过了计算机其他设备能适应的速度，才导致如果不能在微观层面给出非常合理的计算架构，会让计算机的运算能力面临极大的浪费。

　　且让我这位灵魂画手给大家举个很简单的例子，下图是一个精简过的计算机结构图，我们都知道计算机的运行不是靠一个部件单独完成的，比如说要运行一千段代码，在现代计算机的结构里，我们会先把代码编写好存到硬盘里，然后需要运行的时候，先由内存将这段代码调用至它的存储空间内，

　　然后再通过总线系统一条一条传送给CPU运行，CPU完成运行后再将结果输出给需要这些结果的设备，包括内存、硬盘、显示器等等。但是这里就有一个问题了！

　　电脑内的器件内运行时都有一个固定的周期，叫时钟周期，这些器件进行的所有操作都是以N个时钟周期为单位的，这样可以让对操作的规划和不同器件间的协调变得更容易。不过，大家对CPU的主频一般都很熟悉了：目前大多数CPU的主频在2-3GHz这个区间内，然而其他器件的主频大家关注过吗，比如内存？

　　实际上，内存已经是为了弥补硬盘的存取速度太慢（相对CPU的处理能力而言）而设置的一个用来与CPU配合的“高速”存储器了，然而目前最先进的DDR4内存，其最高主频通常也不太会超过4000MHz，只有CPU的五分之一到六分之一。

　　这意味着什么呢？我们甚至可以忽略掉内存从硬盘中取出需要运算的命令的时间，就假设内存把这些命令送给CPU需要花费一个内存周期，而CPU运算这些命令需要花费一个CPU周期。这样一来就是说，在内存把一条指令送给CPU之后CPU只要花五分之一个内存周期就可以算出结果并且将其送出，而内存却要等至少整整一个内存周期才能把下一条指令送给CPU。

　　WTF？那剩下五分之四的时间CPU干什么？看着你吭哧吭哧的跑吗？

　　要知道CPU一旦通电，每微妙的耗电都是实打实的用出去了，但是这种频率的不对等却让CPU必须在大量的时间白白等待内存把数据送过来，我们还没有考虑内存在其存储器内部寻找指令的时间和数据在总线上传输所花的时间等等，CPU的利用率已经低到了人神共愤的仅20%，更不用说在无数服务器组成的计算机群里，这种数据的寻找和传输需要浪费多少宝贵的时间和能量了。